Contact
secretariat [at] satie.ens-cachan.fr (Secrétariat Satie)

Traitement du signal et des images

Romain Saussard, doctorant au laboratoire Satie, soutiendra sa thèse consacrée à "Méthodologies et outils de portage d’algorithmes de traitement d’images sur cibles hardware mixte", le lundi 3 juillet.
Ajouter à mon agenda 2025-05-16 00:00:35 2025-05-16 00:00:35 Traitement du signal et des images Romain Saussard, doctorant au laboratoire Satie, soutiendra sa thèse consacrée à "Méthodologies et outils de portage d’algorithmes de traitement d’images sur cibles hardware mixte", le lundi 3 juillet.
DIGITEO LABS, Bat 660 Rue Noetzlin, Orsay - Salle Shannon ENS-PARIS-SACLAY webmaster@ens-paris-saclay.fr Europe/Paris public

Les constructeurs automobiles proposent de plus en plus des systèmes d'aide à la conduite, en anglais Advanced Driver Assistance Systems (ADAS), utilisant des caméras et des algorithmes de traitement d'images.

Pour embarquer des applications ADAS, les fondeurs proposent des architectures embarquées hétérogènes. Ces Systems-on-Chip (SoCs) intègrent sur la même puce plusieurs processeurs de différentes natures.

Cependant, avec leur complexité croissante, il devient de plus en plus difficile pour un industriel automobile de choisir un SoC qui puisse exécuter une application ADAS donnée avec le respect des contraintes temps-réel. De plus le caractère hétérogène amène une nouvelle problématique : la répartition des charges de calcul entre les différents processeurs du même SoC.

Pour répondre à cette problématique, nous avons défini au cours de cette thèse une méthodologie globale de l’analyse de l'embarquabilité d'algorithmes de traitement d'images pour une exécution temps-réel. Cette méthodologie permet d'estimer l'embarquabilité d'un algorithme de traitement d'images sur plusieurs SoCs hétérogènes en explorant automatiquement les différentes répartitions de charge de calcul possibles.

Elle est basée sur trois contributions majeures : la modélisation d'un algorithme et ses contraintes temps-réel, la caractérisation d'un SoC hétérogène et une méthode de prédiction de performances multi-architecture.